Prof. Dr.-Ing. Michael Hübner

LEBENSLAUF

Prof. Michael Hübner hat 2007 an der Universität Karlsruhe (TH) promoviert und am Karlsruher Institut für Technologie (KIT) im Jahre 2011 habilitiert. Michael Hübner arbeitet seit einem Jahrzehnt im Bereich rekonfigurierbarer Hardware, neuartiger Multicore-Architekturen und Anwendungsspezifischen Prozessoren. Dabei verwendet er neuartige Ansätze für den HW / SW Codesign mit dem Ziel, die Recheneffizienz der neuartigen Rechensysteme zur Entwurfs- und Laufzeit zu erhöhen. Michael Hübner ist Mit-Initiator von 7 erfolgreichen DFG Projekten, 7 EU Projekten und über 4 vom BMBF geförderten Projekte welche an der Universität Karlsruhe (TH) bzw. dem Karlsruher Institut für Technologie (KIT)beantragt wurden. Des Weiteren führt Prof. Hübner zahlreiche Kooperationen mit der Industrie. Dr. Hübner ist Haupt- und Co-Autor von über 150 internationalen wissenschaftlichen Veröffentlichungen. Michael Hübner ist Organisator zahlreicher internationaler Workshops, Konferenzen und Symposien und gleichzeitig Fachgutachter in international relevanten Fachjournalen und Konferenzen.

FORSCHUNG

EINGELADENE VORTRÄGE

„Dynamic and partial reconfiguration“, University of Brasilia, Brasil (September 2004)
„Exploitation of Run-Time Reconfiguration in Embedded System Applications”, Xilinx Labs, Dublin, Ireland (Februar 2006)
„Run-Time adaptive System Design“, University of Pisa, Italy (März 2006)
„Models and Tools for the Dynamic Reconfiguration of FPGAs“, FGAN Ettlingen, Germany (April 2006)
„Physical 2D Morphware and Power Reduction Methods for Everyone“, Dagstuhl Seminar, Germany (April 2006)
“Dynamic and Partial Reconfiguration for Adaptive Embedded Electronic Systems”, Univ. of York, United Kingdom (Januar 2007)
„Reconfigurable FPGAs for USCT", Karlsruhe, Germany (April 2009)
„Reconfigurable Computing“, EMICRO 2010, Porto Alegre, Brazil, (Mai 2010)
„Challenges and Visions in Reconfigurable Computing“, Univ. of Paris, France (Juni 2010)
„Novel adaptive System Design Methodologies“, Universität Bremen, Germany (November 2010)
„Advanced Application of dynamic and partial Reconfiguration“, University of Tallinn, Estland (Oktober 2011)
„Novel Trends in Adaptive Processor Design“, FETCH 2012, Alpes de Huiz, France (Januar 2012)
„Dynamic paramterizaion and manipulation of hardware“, PARMA 2012 workshop, Munich, Germany (Februar 2012)

ORGANISATION VON KONFERENZEN UND WORKSHOPS

Co-Organizer des Workshop „Dynamic and partial reconfiguration of Virtex-II FPGAs“, International Conference on Field-Programmable Logic, (FPL) 2004
Co-Organisator des Friday Workshop „Future Trends in Automotive Electronics and Tool Integration“, Design, Automation and Test in Europe (DATE), 2006
Co-Organisator des Friday Workshop „FPGAs and Reconfigurable Systems: Adaptive Heterogeneous Systems-on-Chip and European Dimensions“, Design, Automation and Test in Europe (DATE), 2007
Co-Organizer des Tutorials „Reconfigurable Computing: Architectures, Tools and Applications“, Design, Automation and Test in Europe (DATE), 2007
Co-Organizer des Friday Workshop: „Reconfigurable Hardware: Emerging Trade-Offs through Granularity, Heterogeneity and Mixed-Signal Capability in Actual and Future Architectures“, Design, Automation and Test in Europe (DATE), 2008
Co-Organizer des Tutorial „Automotive Electronic Systems – Architectures, Tools, and Standardization“, Design, Automation and Test in Europe (DATE), 2008
Co-Organizer des Tutorial „Power Optimised Design Techniques for Modern FPGAs“, Design Automation and Test in Europe (DATE) 2009
Organisator des Workshop „System-On-Chip: Current Trends and the Future“, Design automation conference (DAC), 2009
Co-Organizer des Friday Workshop „Reconfigurable Computing: Lessons Learned, New Perspectives and Innovations“, Design Automation and Test in Europe (DATE), 2010
Co-Organizer des Friday Workshop „Designing for Embedded Parallel Computing Platforms: Architectures,Design Tools, and Applications“, Design Automation and Test in Europe (DATE) 2010
Organisator des Workshop „Multiprocessor System-On-Chip (MPSOC): Programmability, Run-Time Support and Hardware Platforms for High Performance Applications“, Design Automation Conference (DAC), 2010
Organizer des Workshop „Multiprocessor System on Chip for Cyber Physical Systems: Programmability, Run-Time Support and Hardware Platforms for High Performance Embedded Applications“, Design Automation Conference (DAC), 2011
Organisator des DAC Workshops on Industrial Automation, Design Automation Conference (DAC), 2012
General Chair INDIN 2013, Bochum, Germany
PhD Forum Chair of the ISVLSI 2014, Tampa Florida, USA
Program Co-Cahir of the AHS 2014, Leicester, UK
Program Co-Cahir of the FPL2014, Munich, Germany
Program Co-Chair of the ReconFig 2014, Cancun, Mexico
General Chair of the ISVLSI 2017, Bochum, Germany

WORKSHOP UND KONFERENZLEITUNG

Local Chair des IEEE Computer Society Annual Symposium on VLSI (ISVLSI 2006)
Program Chair des International Workshop on Reconfigurable Computing Education (RC-Education), 2007 (http://helios.informatik.uni-kl.de/RCeducation07/)
Program Chair des Reconfigurable Co-Centric SoCs Workshops (ReCoSoC) 2008 (http://www-eel.upc.edu/recosoc/)
Program Chair des International Workshop on Reconfigurable Computing Education (RC-Education), 2008 (http://helios.informatik.uni-kl.de/RCeducation08/)
Publicity Chair der International Conference on Reconfigurable Computing and FPGAs (RECONFIG), 2008 (http://www.reconfig.org/)
Sponsor and Exhibition Co-Chair der International Conference on Field-Programmable Logic, Reconfigurable Computing and Applications (FPL) 2009
Program Chair des Reconfigurable Co-Centric SoCs Workshops (ReCoSoC) 2010 (www.lirmm.fr/recosoc2010/)
Steering Commitee Member IEEE Computer Society Annual Symposium on VLSI (seit 2010)
Program Chair der Conference on Design and Architectures for Signal and Image Processing (DASIP), 2011
Program Co-Chair des Reconfigurable Architecture Workshop (RAW), 2012
Program Co-Chair des Symposium on Integrated Circuits and Systems Design (SBCCI), 2012
General Co-Chair der Conference on Design and Architectures for Signal and Image Processing (DASIP) 2012 in Karlsruhe

MITGLIEDSCHAFT IN PROGRAMMKOMITEES

The International Conference on Field-Programmable Logic (FPL)
Symposium on Integrated Circuits and Systems Design (SBCCI)
IEEE Computer Society Annual Symposium on VLSI (ISVLSI)
Reconfigurable Architecture Workshop (RAW)
Reconfigurable Co-Centric SoCs (ReCoSoc)
HiPEACRC stands for High Performance Embedded Architecture and Compilation Reconfigurable Computing Cluster (HiPEACRC)
IET Irish Signals and Systems Conference
International Conference on Field-Programmable Technology (FPT)
Design, Automation and Test in Europe (2005 bis 2009)
Design and Architectures for Signal and Image Processing (DASIP)

PROJEKTE

DFG

Erfolgreiche Folgebeantragung des Forschungsprojektes ALadyn innerhalb des DFG Schwerpunktprogramms 1148 „Rekonfigurierbare Rechensysteme“ 2005
Beteiligung an der Antragsstellung des DFG Graduiertenkolleg 1194 „Selbstorganisierende Sensor Aktor Netzwerke“, 2005
Erfolgreiche Folgebeantragung des Forschungsprojektes ALadyn innerhalb des DFG Schwerpunktprogramms 1148 „Rekonfigurierbare Rechensysteme“ 2007
Erfolgreiche Wiederbeantragung der DFG geförderten Kooperation mit der Universität Brasilia, Thema „High Performance Computing“, Laufzeit 2007-2010
Beteiligung an der Wiederbeantragung des DFG Forschungsprojekts „Digital on Demand Organism (DodOrg)“, Laufzeit 2009 – 2011
Erfolgreiche Beantragung des Teilprojekts B1 “Rekonfigurierbare Mikroarchitekturen“ innerhalb des SFB / Transregio TRR89 „InvasIC“, eine E13 Stelle, Sachmittel, Laufzeit Mai 2010 – April 2014, Evaluation 2013
Erfolgreiche Beantragung des DFG Einzelantrags „Beschleunigung bildgebender Verfahren durch Einsatz von rekonfigurierbaren Hardwareplattformen am Beispiel der 3D Ultraschall-Computertomographie“, 3 E13 Stellen, Mittel für Hiwi, Sachmittel, Laufzeit 2 Jahre, Start April 2011

EU-PROJEKTE

Maßgebliche Beteiligung am Projektantrag „AETHER“, Future Emerging Technology (FET) Projekt der EU, FP6, Laufzeit 2006-2009, (www.aether.ist.org)
Maßgebliche Beteiligung am Projektantrag „MORHEUS: Multi-purpOse dynamically Reconfigurable Platform for intensive HEterogeneoUS processing“, Integrated Project (IP) der EU, FP6, Laufzeit 2006-2009, (www.morpheus-ist.org)
Maßgebliche Beteiligung an der Beantragung des EU Projekts „REFLECT: Rendering FPGAs to Multi-Core Embedded Computing“, Small or medium-scale focused research project (STREP) proposal, FP7, Laufzeit 2010-2012
Maßgebliche Beteiligung an der Beantragung des EU Projekts „ACCORDANCE: A converged copper-optical-radio OFDMA-based access network with high capacity and flexibility“, Small or medium-scale focused research project (STREP) proposal, FP7, Laufzeit 2010-2012
Erfolgreiche Beantragung des EU Projekts „ALMA: Architecture oriented parallelization for high performance embedded Multicore systems using scilab“, Small or medium-scale focused research project (STREP) proposal, FP7, Laufzeit 2011-2014, Start September 2011 (Koordinator)
Erfolgreiche Beantragung des EU Projekts „FlexTiles: Self adaptive heterogeneous manycore based on Flexible Tiles“, Small or medium-scale focused research project (STREP) proposal, FP7, Laufzeit 2011-2014, Start Oktober 2011
Erfolgreiche Beantragung des EU Projekt “ARMOR: Advanced multi-parametric Monitoring and analysis for diagnosis and Optimal management of epilepsy and Related brain disorders”, Small or medium-scale focused research project (STREP) proposal, FP7, Laufzeit 2011-2014, Start Oktober 2011

BMBF, AIF

Beteiligung an der Antragstellung des BMBF Projekts „HERKULES“, Thema „Formale Verifikation von automobilspezifischen Protokollen“, Partner von Bosch, Laufzeit 2006-2009
Antragstellung des KIT Teilprojekts innerhalb des BMBF Projekt „Condor: Converged Heterogeneous Metro/Access Infrastructure“, Laufzeit April 2010- März 2013, Teilbereich: „Signal Processing“
Erfolgreiche Beantragung des vom AIF geförderten ZIM Projekts „JTAG basierende Qualitätsprüfung von Baugruppen“, Laufzeit 2010-2011
Erfolgreiche Beantragung des vom AIF geförderten ZIM Projekts „Monitoring von PCIExpress basierenden Systemen“, Laufzeit 2010-2011

DAAD

Erfolgreiche Beantragung und Wiederbeantragung der DAAD geförderten Kooperation mit der Universität Montpellier, Thema „Multiprocessor System on Chip“, Laufzeit 2007-2010
Erfolgreiche Neubeantragung der DAAD geförderten Kooperation mit der Universität Porto Alegre, Thema „Dependable Computing Architectures“, Laufzeit 2010-2011
Erfolgreiche Neubeantragung der DAAD geförderten Kooperation mit der Universität Porto, Portugal, Thema: „Heterogeneous Mutlicorearchitecture for High Performance Applications“, Laufzeit 2010-2011
Erfolgreiche Neubeantragung der DAAD geförderten Kooperation mit der Universität von Athen, Griechenland, Thema: „Virtualisierung heterogener Multiprozessorsysteme“

INDUSTRIEKOOPERATIONEN

Seit 2003: Einzelaufträge von Daimler in den Bereichen „Rekonfigurierbare Hardware im Automobil“
Vertragsausarbeitung für Forschungskooperation mit Endress und Hauser „Low Power FPGA in der Messtechnik“, Laufzeit 2008-2011, Bilaterales Industrieprojekt
Vertragsausarbeitung für Forschungskooperation mit dem Forschungszentrum Optronik und Mustererkennung (jetzt Fraunhofer IOSB): „Rekonfigurierbare Bildverarbeitungsfilter“, Laufzeit 2008-2009, bilaterale Forschungskooperation
Vertragsausarbeitung für Forschungskooperation mit Alcatel-Lucent: „Digitale Elektronik in der optischen Nachrichtenübertragung“, Laufzeit 2008-2009, bilaterales Industrieprojekt
Erfolgreiche Bewerbung bei Intel um einen Sigle Chip Cloud Computer. Der Computer steht seit September 2010 für 3 Jahre zur Verfügung
Forschungskooperation mit dem Fraunhofer IOSB, Thema: „Virtualisierungskonzepte für heterogene Multicore Architekturen“, Start Mai 2011, Laufzeit 8 Monate
Forschungskooperation mit der Firma MSC: „Muticoretechnologien für Low-Power Energy Metering“

KIT EXZELLENZMITTEL

Erfolgreiche Beantragung eines Start-Up Budget aus den Exzellenzmitteln des KIT: „Rekonfigurierbare Hardware zur Beschleunigung der Bildrekonstruktion bei der Ultraschall Computer Tomographie“, gemeinsam mit dem IPE, Prof. Gemmeke, Campus Nord, Laufzeit 2008-2009
Mitantragsteller und Mitgründer der New Field Group „Design and computing in the nano era“ (Interne Ausschreibung des KIT), Prof. Mehdi Tahoori, 2009
Erfolgreiche Beantragung eines Start-Up Budget aus den Exzellenzmitteln des KIT: „Rekonfigurierbare Hardware für autonome Fluggeräte“, gemeinsam mit dem ITE, Prof. Trommer, Campus Nord, Laufzeit 2008-2009
Erfolgreiche Beantragung eines Start-Up Budget aus den Exzellenzmitteln des KIT: „Neuartige Radartechnologien“, gemeinsam mit dem IHE, Prof. Zwick, Laufzeit 2009
Erfolgreiche Beantragung eines Start-Up Budget aus den Exzellenzmitteln des KIT: „Virtualisierung heterogener Hardwarearchitekturen“, Laufzeit: Jan-Dez. 2010
Beteiligung an der erfolgreichen Beantragung eines Start-Up Budget aus den Exzellenzmitteln des KIT: „Inlinemesstechnik und Sensorik“, gemeinsam mit dem WBK, Prof. Fleischer, Laufzeit Jan.-Dez. 2010

LEHRVERANSTALTUNGEN

142181: Master-Praktikum Entwurf integrierter Digitalschaltungen mit VHDL