Prof. Dr.-Ing. Micha­el Hüb­ner

Ein­ge­bet­te­te Sys­te­me der In­for­ma­ti­ons­tech­nik

Adresse:
Ruhr-Uni­ver­si­tät Bo­chum
Fakultät für Elektrotechnik und Informationstechnik
Eingebettete Systeme der Informationstechnik
Postfach ID 12
Uni­ver­si­täts­stra­ße 150
D-44801 Bo­chum

Raum:
ID 1/341

Te­le­fon:
(+49)(0)234 / 32 - 25975

Fax:
(+49)(0)234 / 32 - 14499

E-Mail:
michael.​huebner(at)​rub.​de

Website: 
www.esit.ruhr-uni-bochum.de

LE­BENS­LAUF

Prof. Micha­el Hüb­ner hat 2007 an der Uni­ver­si­tät Karls­ru­he (TH) pro­mo­viert und am Karls­ru­her In­sti­tut für Tech­no­lo­gie (KIT) im Jahre 2011 ha­bi­li­tiert. Micha­el Hüb­ner ar­bei­tet seit einem Jahr­zehnt im Be­reich re­kon­fi­gu­rier­ba­rer Hard­ware, neu­ar­ti­ger Mul­ti­core-Ar­chi­tek­tu­ren und An­wen­dungs­spe­zi­fi­schen Pro­zes­so­ren. Dabei ver­wen­det er neu­ar­ti­ge An­sät­ze für den HW / SW Code­sign mit dem Ziel, die Re­chen­ef­fi­zi­enz der neu­ar­ti­gen Re­chen­sys­te­me zur Ent­wurfs- und Lauf­zeit zu er­hö­hen. Micha­el Hüb­ner ist Mit-In­itia­tor von 7 er­folg­rei­chen DFG Pro­jek­ten, 7 EU Pro­jek­ten und über 4 vom BMBF ge­för­der­ten Pro­jek­te wel­che an der Uni­ver­si­tät Karls­ru­he (TH) bzw. dem Karls­ru­her In­sti­tut für Tech­no­lo­gie (KIT)be­an­tragt wur­den. Des Wei­te­ren führt Prof. Hüb­ner zahl­rei­che Ko­ope­ra­tio­nen mit der In­dus­trie. Dr. Hüb­ner ist Haupt- und Co-Au­tor von über 150 in­ter­na­tio­na­len wis­sen­schaft­li­chen Ver­öf­fent­li­chun­gen. Micha­el Hüb­ner ist Or­ga­ni­sa­tor zahl­rei­cher in­ter­na­tio­na­ler Work­shops, Kon­fe­ren­zen und Sym­po­si­en und gleich­zei­tig Fach­gut­ach­ter in in­ter­na­tio­nal re­le­van­ten Fach­jour­na­len und Kon­fe­ren­zen.

FOR­SCHUNG

EIN­GE­LA­DE­NE VOR­TRÄ­GE

  • „Dy­na­mic and par­ti­al re­con­fi­gu­ra­ti­on“, Uni­ver­si­ty of Bra­si­lia, Bra­sil (Sep­tem­ber 2004)
  • „Ex­ploi­ta­ti­on of Run-Ti­me Re­con­fi­gu­ra­ti­on in Em­bed­ded Sys­tem Ap­p­li­ca­ti­ons”, Xi­l­inx Labs, Du­blin, Ire­land (Fe­bru­ar 2006)
  • „Run-Ti­me ad­ap­ti­ve Sys­tem De­sign“, Uni­ver­si­ty of Pisa, Italy (März 2006)
  • „Mo­dels and Tools for the Dy­na­mic Re­con­fi­gu­ra­ti­on of FPGAs“, FGAN Ett­lin­gen, Ger­ma­ny (April 2006)
  • „Phy­si­cal 2D Mor­ph­wa­re and Power Re­duc­tion Me­thods for Ever­yo­ne“, Dag­stuhl Se­mi­nar, Ger­ma­ny (April 2006)
  • “Dy­na­mic and Par­ti­al Re­con­fi­gu­ra­ti­on for Ad­ap­ti­ve Em­bed­ded Elec­tro­nic Sys­tems”, Univ. of York, United King­dom (Ja­nu­ar 2007)
  • „Re­con­fi­gura­ble FPGAs for USCT", Karls­ru­he, Ger­ma­ny (April 2009)
  • „Re­con­fi­gura­ble Com­pu­ting“, EMICRO 2010, Porto Ale­g­re, Bra­zil, (Mai 2010)
  • „Chal­len­ges and Vi­si­ons in Re­con­fi­gura­ble Com­pu­ting“, Univ. of Paris, Fran­ce (Juni 2010)
  • „Novel ad­ap­ti­ve Sys­tem De­sign Me­tho­do­lo­gies“, Uni­ver­si­tät Bre­men, Ger­ma­ny (No­vem­ber 2010)
  • „Ad­van­ced Ap­p­li­ca­ti­on of dy­na­mic and par­ti­al Re­con­fi­gu­ra­ti­on“, Uni­ver­si­ty of Tal­linn, Est­land (Ok­to­ber 2011)
  • „Novel Trends in Ad­ap­ti­ve Pro­ces­sor De­sign“, FETCH 2012, Alpes de Huiz, Fran­ce (Ja­nu­ar 2012)
  • „Dy­na­mic param­te­ri­zai­on and ma­ni­pu­la­ti­on of hard­ware“, PARMA 2012 work­shop, Mu­nich, Ger­ma­ny (Fe­bru­ar 2012)

OR­GA­NI­SA­TI­ON VON KON­FE­REN­ZEN UND WORK­SHOPS

  • Co-Or­ga­ni­zer des Work­shop „Dy­na­mic and par­ti­al re­con­fi­gu­ra­ti­on of Vir­tex-II FPGAs“, In­ter­na­tio­nal Con­fe­rence on Field-Pro­gramma­ble Logic, (FPL) 2004
  • Co-Or­ga­ni­sa­tor des Fri­day Work­shop „Fu­ture Trends in Au­to­mo­ti­ve Elec­tro­nics and Tool In­te­gra­ti­on“, De­sign, Au­to­ma­ti­on and Test in Eu­ro­pe (DATE), 2006
  • Co-Or­ga­ni­sa­tor des Fri­day Work­shop „FPGAs and Re­con­fi­gura­ble Sys­tems: Ad­ap­ti­ve He­te­ro­ge­neous Sys­tems-on-Chip and Eu­ropean Di­men­si­ons“, De­sign, Au­to­ma­ti­on and Test in Eu­ro­pe (DATE), 2007
  • Co-Or­ga­ni­zer des Tu­to­ri­als „Re­con­fi­gura­ble Com­pu­ting: Ar­chi­tec­tu­res, Tools and Ap­p­li­ca­ti­ons“, De­sign, Au­to­ma­ti­on and Test in Eu­ro­pe (DATE), 2007
  • Co-Or­ga­ni­zer des Fri­day Work­shop: „Re­con­fi­gura­ble Hard­ware: Emer­ging Tra­de-Offs through Gra­nu­la­ri­ty, He­te­ro­gen­ei­ty and Mi­xed-Si­gnal Ca­pa­bi­li­ty in Ac­tu­al and Fu­ture Ar­chi­tec­tu­res“, De­sign, Au­to­ma­ti­on and Test in Eu­ro­pe (DATE), 2008
  • Co-Or­ga­ni­zer des Tu­to­ri­al „Au­to­mo­ti­ve Elec­tro­nic Sys­tems – Ar­chi­tec­tu­res, Tools, and Stan­dar­diza­t­i­on“, De­sign, Au­to­ma­ti­on and Test in Eu­ro­pe (DATE), 2008
  • Co-Or­ga­ni­zer des Tu­to­ri­al „Power Op­ti­mi­sed De­sign Tech­ni­ques for Mo­dern FPGAs“, De­sign Au­to­ma­ti­on and Test in Eu­ro­pe (DATE) 2009
  • Or­ga­ni­sa­tor des Work­shop „Sys­tem-On-Chip: Cur­rent Trends and the Fu­ture“, De­sign au­to­ma­ti­on con­fe­rence (DAC), 2009
  • Co-Or­ga­ni­zer des Fri­day Work­shop „Re­con­fi­gura­ble Com­pu­ting: Les­sons Le­ar­ned, New Per­spec­tives and In­no­va­tions“, De­sign Au­to­ma­ti­on and Test in Eu­ro­pe (DATE), 2010
  • Co-Or­ga­ni­zer des Fri­day Work­shop „De­si­gning for Em­bed­ded Par­al­lel Com­pu­ting Plat­forms: Ar­chi­tec­tu­res,De­sign Tools, and Ap­p­li­ca­ti­ons“, De­sign Au­to­ma­ti­on and Test in Eu­ro­pe (DATE) 2010
  • Or­ga­ni­sa­tor des Work­shop „Mul­tipro­ces­sor Sys­tem-On-Chip (MPSOC): Pro­gramma­bi­li­ty, Run-Ti­me Sup­port and Hard­ware Plat­forms for High Per­for­mance Ap­p­li­ca­ti­ons“, De­sign Au­to­ma­ti­on Con­fe­rence (DAC), 2010
  • Or­ga­ni­zer des Work­shop „Mul­tipro­ces­sor Sys­tem on Chip for Cyber Phy­si­cal Sys­tems: Pro­gramma­bi­li­ty, Run-Ti­me Sup­port and Hard­ware Plat­forms for High Per­for­mance Em­bed­ded Ap­p­li­ca­ti­ons“, De­sign Au­to­ma­ti­on Con­fe­rence (DAC), 2011
  • Or­ga­ni­sa­tor des DAC Work­shops on In­dus­tri­al Au­to­ma­ti­on, De­sign Au­to­ma­ti­on Con­fe­rence (DAC), 2012
  • Ge­ne­ral Chair INDIN 2013, Bo­chum, Ger­ma­ny
  • PhD Forum Chair of the IS­VL­SI 2014, Tampa Flo­ri­da, USA
  • Pro­gram Co-Ca­hir of the AHS 2014, Leices­ter, UK
  • Pro­gram Co-Ca­hir of the FPL2014, Mu­nich, Ger­ma­ny
  • Pro­gram Co-Chair of the Re­con­Fig 2014, Can­cun, Me­xi­co
  • Ge­ne­ral Chair of the IS­VL­SI 2017, Bo­chum, Ger­ma­ny

WORK­SHOP UND KON­FE­RENZ­LEI­TUNG

  • Local Chair des IEEE Com­pu­ter So­cie­ty An­nual Sym­po­si­um on VLSI (IS­VL­SI 2006)
  • Pro­gram Chair des In­ter­na­tio­nal Work­shop on Re­con­fi­gura­ble Com­pu­ting Edu­ca­ti­on (RC-Edu­ca­ti­on), 2007 (http://​helios.​informatik.​uni-kl.​de/​RCeducation07/​)
  • Pro­gram Chair des Re­con­fi­gura­ble Co-Cen­tric SoCs Work­shops (Re­Co­SoC) 2008 (http://www-eel.​upc.​edu/​recosoc/​)
  • Pro­gram Chair des In­ter­na­tio­nal Work­shop on Re­con­fi­gura­ble Com­pu­ting Edu­ca­ti­on (RC-Edu­ca­ti­on), 2008 (http://​helios.​informatik.​uni-kl.​de/​RCeducation08/​)
  • Pu­bli­ci­ty Chair der In­ter­na­tio­nal Con­fe­rence on Re­con­fi­gura­ble Com­pu­ting and FPGAs (RE­CON­FIG), 2008 (http://​www.​reconfig.​org/​)
  • Spon­sor and Ex­hi­bi­ti­on Co-Chair der In­ter­na­tio­nal Con­fe­rence on Field-Pro­gramma­ble Logic, Re­con­fi­gura­ble Com­pu­ting and Ap­p­li­ca­ti­ons (FPL) 2009
  • Pro­gram Chair des Re­con­fi­gura­ble Co-Cen­tric SoCs Work­shops (Re­Co­SoC) 2010 (www.​lirmm.​fr/​recosoc2010/​)
  • Stee­ring Com­mi­tee Mem­ber IEEE Com­pu­ter So­cie­ty An­nual Sym­po­si­um on VLSI (seit 2010)
  • Pro­gram Chair der Con­fe­rence on De­sign and Ar­chi­tec­tu­res for Si­gnal and Image Pro­ces­sing (DASIP), 2011
  • Pro­gram Co-Chair des Re­con­fi­gura­ble Ar­chi­tec­tu­re Work­shop (RAW), 2012
  • Pro­gram Co-Chair des Sym­po­si­um on In­te­gra­ted Cir­cuits and Sys­tems De­sign (SBCCI), 2012
  • Ge­ne­ral Co-Chair der Con­fe­rence on De­sign and Ar­chi­tec­tu­res for Si­gnal and Image Pro­ces­sing (DASIP) 2012 in Karls­ru­he

MIT­GLIED­SCHAFT IN PRO­GRAMM­KO­MI­TEES

  • The In­ter­na­tio­nal Con­fe­rence on Field-Pro­gramma­ble Logic (FPL)
  • Sym­po­si­um on In­te­gra­ted Cir­cuits and Sys­tems De­sign (SBCCI)
  • IEEE Com­pu­ter So­cie­ty An­nual Sym­po­si­um on VLSI (IS­VL­SI)
  • Re­con­fi­gura­ble Ar­chi­tec­tu­re Work­shop (RAW)
  • Re­con­fi­gura­ble Co-Cen­tric SoCs (Re­Co­Soc)
  • Hi­PEACRC stands for High Per­for­mance Em­bed­ded Ar­chi­tec­tu­re and Com­pi­la­ti­on Re­con­fi­gura­ble Com­pu­ting Clus­ter (Hi­PEACRC)
  • IET Irish Si­gnals and Sys­tems Con­fe­rence
  • In­ter­na­tio­nal Con­fe­rence on Field-Pro­gramma­ble Tech­no­lo­gy (FPT)
  • De­sign, Au­to­ma­ti­on and Test in Eu­ro­pe (2005 bis 2009)
  • De­sign and Ar­chi­tec­tu­res for Si­gnal and Image Pro­ces­sing (DASIP)

 

PRO­JEK­TE

DFG

  • Er­folg­rei­che Fol­ge­be­an­tra­gung des For­schungs­pro­jek­tes ALa­dyn in­ner­halb des DFG Schwer­punkt­pro­gramms 1148 „Re­kon­fi­gu­rier­ba­re Re­chen­sys­te­me“ 2005
  • Be­tei­li­gung an der An­trags­stel­lung des DFG Gra­du­ier­ten­kol­leg 1194 „Selbst­or­ga­ni­sie­ren­de Sen­sor Aktor Netz­wer­ke“, 2005
  • Er­folg­rei­che Fol­ge­be­an­tra­gung des For­schungs­pro­jek­tes ALa­dyn in­ner­halb des DFG Schwer­punkt­pro­gramms 1148 „Re­kon­fi­gu­rier­ba­re Re­chen­sys­te­me“ 2007
  • Er­folg­rei­che Wie­der­be­an­tra­gung der DFG ge­för­der­ten Ko­ope­ra­ti­on mit der Uni­ver­si­tät Bra­si­lia, Thema „High Per­for­mance Com­pu­ting“, Lauf­zeit 2007-2010
  • Be­tei­li­gung an der Wie­der­be­an­tra­gung des DFG For­schungs­pro­jekts „Di­gi­tal on De­mand Or­ga­nism (DodOrg)“, Lauf­zeit 2009 – 2011
  • Er­folg­rei­che Be­an­tra­gung des Teil­pro­jekts B1 “Re­kon­fi­gu­rier­ba­re Mi­kro­ar­chi­tek­tu­ren“ in­ner­halb des SFB / Trans­re­gio TRR89 „In­va­sIC“, eine E13 Stel­le, Sach­mit­tel, Lauf­zeit Mai 2010 – April 2014, Eva­lua­ti­on 2013
  • Er­folg­rei­che Be­an­tra­gung des DFG Ein­zel­an­trags „Be­schleu­ni­gung bild­ge­ben­der Ver­fah­ren durch Ein­satz von re­kon­fi­gu­rier­ba­ren Hard­ware­platt­for­men am Bei­spiel der 3D Ul­tra­schall-Com­pu­ter­to­mo­gra­phie“, 3 E13 Stel­len, Mit­tel für Hiwi, Sach­mit­tel, Lauf­zeit 2 Jahre, Start April 2011

EU-PRO­JEK­TE

  • Maß­geb­li­che Be­tei­li­gung am Pro­jek­t­an­trag „AE­THER“, Fu­ture Emer­ging Tech­no­lo­gy (FET) Pro­jekt der EU, FP6, Lauf­zeit 2006-2009, (www.​aether.​ist.​org)
  • Maß­geb­li­che Be­tei­li­gung am Pro­jek­t­an­trag „MOR­HEUS: Mul­ti-pur­pO­se dy­na­mi­cal­ly Re­con­fi­gura­ble Plat­form for in­ten­si­ve HE­te­ro­ge­neoUS pro­ces­sing“, In­te­gra­ted Pro­ject (IP) der EU, FP6, Lauf­zeit 2006-2009, (www.​morpheus-ist.​org)
  • Maß­geb­li­che Be­tei­li­gung an der Be­an­tra­gung des EU Pro­jekts „RE­FLECT: Ren­de­ring FPGAs to Mul­ti-Core Em­bed­ded Com­pu­ting“, Small or me­di­um-sca­le fo­cu­sed re­se­arch pro­ject (STREP) pro­po­sal, FP7, Lauf­zeit 2010-2012
  • Maß­geb­li­che Be­tei­li­gung an der Be­an­tra­gung des EU Pro­jekts „AC­COR­DANCE: A con­ver­ged cop­per-op­ti­cal-ra­dio OF­DMA-ba­sed ac­cess net­work with high ca­pa­ci­ty and fle­xi­bi­li­ty“, Small or me­di­um-sca­le fo­cu­sed re­se­arch pro­ject (STREP) pro­po­sal, FP7, Lauf­zeit 2010-2012
  • Er­folg­rei­che Be­an­tra­gung des EU Pro­jekts „ALMA: Ar­chi­tec­tu­re ori­en­ted par­al­le­liza­t­i­on for high per­for­mance em­bed­ded Mul­ti­core sys­tems using scil­ab“, Small or me­di­um-sca­le fo­cu­sed re­se­arch pro­ject (STREP) pro­po­sal, FP7, Lauf­zeit 2011-2014, Start Sep­tem­ber 2011 (Ko­or­di­na­tor)
  • Er­folg­rei­che Be­an­tra­gung des EU Pro­jekts „Flex­Ti­les: Self ad­ap­ti­ve he­te­ro­ge­neous ma­ny­core based on Fle­xi­ble Tiles“, Small or me­di­um-sca­le fo­cu­sed re­se­arch pro­ject (STREP) pro­po­sal, FP7, Lauf­zeit 2011-2014, Start Ok­to­ber 2011
  • Er­folg­rei­che Be­an­tra­gung des EU Pro­jekt “ARMOR: Ad­van­ced mul­ti-pa­ra­me­tric Mo­ni­to­ring and ana­ly­sis for dia­gno­sis and Op­ti­mal ma­nage­ment of epi­le­psy and Re­la­ted brain dis­or­ders”, Small or me­di­um-sca­le fo­cu­sed re­se­arch pro­ject (STREP) pro­po­sal, FP7, Lauf­zeit 2011-2014, Start Ok­to­ber 2011

BMBF, AIF

  • Be­tei­li­gung an der An­trag­stel­lung des BMBF Pro­jekts „HER­KU­LES“, Thema „For­ma­le Ve­ri­fi­ka­ti­on von au­to­mo­bil­spe­zi­fi­schen Pro­to­kol­len“, Part­ner von Bosch, Lauf­zeit 2006-2009
  • An­trag­stel­lung des KIT Teil­pro­jekts in­ner­halb des BMBF Pro­jekt „Con­dor: Con­ver­ged He­te­ro­ge­neous Metro/Ac­cess In­fra­struc­tu­re“, Lauf­zeit April 2010- März 2013, Teil­be­reich: „Si­gnal Pro­ces­sing“
  • Er­folg­rei­che Be­an­tra­gung des vom AIF ge­för­der­ten ZIM Pro­jekts „JTAG ba­sie­ren­de Qua­li­täts­prü­fung von Bau­grup­pen“, Lauf­zeit 2010-2011
  • Er­folg­rei­che Be­an­tra­gung des vom AIF ge­för­der­ten ZIM Pro­jekts „Mo­ni­to­ring von PCI­Ex­press ba­sie­ren­den Sys­te­men“, Lauf­zeit 2010-2011

DAAD

  • Er­folg­rei­che Be­an­tra­gung und Wie­der­be­an­tra­gung der DAAD ge­för­der­ten Ko­ope­ra­ti­on mit der Uni­ver­si­tät Mont­pel­lier, Thema „Mul­tipro­ces­sor Sys­tem on Chip“, Lauf­zeit 2007-2010
  • Er­folg­rei­che Neu­be­an­tra­gung der DAAD ge­för­der­ten Ko­ope­ra­ti­on mit der Uni­ver­si­tät Porto Ale­g­re, Thema „De­pen­da­ble Com­pu­ting Ar­chi­tec­tu­res“, Lauf­zeit 2010-2011
  • Er­folg­rei­che Neu­be­an­tra­gung der DAAD ge­för­der­ten Ko­ope­ra­ti­on mit der Uni­ver­si­tät Porto, Por­tu­gal, Thema: „He­te­ro­ge­neous Mut­li­corear­chi­tec­tu­re for High Per­for­mance Ap­p­li­ca­ti­ons“, Lauf­zeit 2010-2011
  • Er­folg­rei­che Neu­be­an­tra­gung der DAAD ge­för­der­ten Ko­ope­ra­ti­on mit der Uni­ver­si­tät von Athen, Grie­chen­land, Thema: „Vir­tua­li­sie­rung he­te­ro­ge­ner Mul­ti­pro­zes­sor­sys­te­me“

IN­DUS­TRIE­KO­OPE­RA­TIO­NEN

  • Seit 2003: Ein­zel­auf­trä­ge von Daim­ler in den Be­rei­chen „Re­kon­fi­gu­rier­ba­re Hard­ware im Au­to­mo­bil“
  • Ver­trags­aus­ar­bei­tung für For­schungs­ko­ope­ra­ti­on mit End­ress und Hau­ser „Low Power FPGA in der Mess­tech­nik“, Lauf­zeit 2008-2011, Bi­la­te­ra­les In­dus­trie­pro­jekt
  • Ver­trags­aus­ar­bei­tung für For­schungs­ko­ope­ra­ti­on mit dem For­schungs­zen­trum Op­t­ro­nik und Mus­ter­er­ken­nung (jetzt Fraun­ho­fer IOSB): „Re­kon­fi­gu­rier­ba­re Bild­ver­ar­bei­tungs­fil­ter“, Lauf­zeit 2008-2009, bi­la­te­ra­le For­schungs­ko­ope­ra­ti­on
  • Ver­trags­aus­ar­bei­tung für For­schungs­ko­ope­ra­ti­on mit Al­ca­tel-Lu­cent: „Di­gi­ta­le Elek­tro­nik in der op­ti­schen Nach­rich­ten­über­tra­gung“, Lauf­zeit 2008-2009, bi­la­te­ra­les In­dus­trie­pro­jekt
  • Er­folg­rei­che Be­wer­bung bei Intel um einen Sigle Chip Cloud Com­pu­ter. Der Com­pu­ter steht seit Sep­tem­ber 2010 für 3 Jahre zur Ver­fü­gung
  • For­schungs­ko­ope­ra­ti­on mit dem Fraun­ho­fer IOSB, Thema: „Vir­tua­li­sie­rungs­kon­zep­te für he­te­ro­ge­ne Mul­ti­core Ar­chi­tek­tu­ren“, Start Mai 2011, Lauf­zeit 8 Mo­na­te
  • For­schungs­ko­ope­ra­ti­on mit der Firma MSC: „Mu­ti­core­tech­no­lo­gi­en für Low-Power En­er­gy Me­tering“

KIT EX­ZEL­LENZ­MIT­TEL

  • Er­folg­rei­che Be­an­tra­gung eines Start-Up Bud­get aus den Ex­zel­lenz­mit­teln des KIT: „Re­kon­fi­gu­rier­ba­re Hard­ware zur Be­schleu­ni­gung der Bild­re­kon­struk­ti­on bei der Ul­tra­schall Com­pu­ter To­mo­gra­phie“, ge­mein­sam mit dem IPE, Prof. Gem­me­ke, Cam­pus Nord, Lauf­zeit 2008-2009
  • Mit­an­trag­stel­ler und Mit­grün­der der New Field Group „De­sign and com­pu­ting in the nano era“ (In­ter­ne Aus­schrei­bung des KIT), Prof. Mehdi Taho­o­ri, 2009
  • Er­folg­rei­che Be­an­tra­gung eines Start-Up Bud­get aus den Ex­zel­lenz­mit­teln des KIT: „Re­kon­fi­gu­rier­ba­re Hard­ware für au­to­no­me Flug­ge­rä­te“, ge­mein­sam mit dem ITE, Prof. Trom­mer, Cam­pus Nord, Lauf­zeit 2008-2009
  • Er­folg­rei­che Be­an­tra­gung eines Start-Up Bud­get aus den Ex­zel­lenz­mit­teln des KIT: „Neu­ar­ti­ge Ra­dar­tech­no­lo­gi­en“, ge­mein­sam mit dem IHE, Prof. Zwick, Lauf­zeit 2009
  • Er­folg­rei­che Be­an­tra­gung eines Start-Up Bud­get aus den Ex­zel­lenz­mit­teln des KIT: „Vir­tua­li­sie­rung he­te­ro­ge­ner Hard­ware­ar­chi­tek­tu­ren“, Lauf­zeit: Jan-Dez. 2010
  • Be­tei­li­gung an der er­folg­rei­chen Be­an­tra­gung eines Start-Up Bud­get aus den Ex­zel­lenz­mit­teln des KIT: „In­li­ne­mess­tech­nik und Sen­so­rik“, ge­mein­sam mit dem WBK, Prof. Flei­scher, Lauf­zeit Jan.-Dez. 2010